Abschnitt 16
Sequenzielle Logik
Berechnet SR-Latch aus dem Schaltungsmodell und den genannten Bedingungen.
- SR-Latch pegelgesteuert über Enable, nicht flankengetriggert; S=R=1 ist verboten.
Berechnet D-Latch aus dem Schaltungsmodell und den genannten Bedingungen.
- D-Latch transparent, solange Enable aktiv (Pegel) ist; keine Taktflanke.
Das D-Flipflop tastet D an der Taktflanke ab und hält Q bis zur nächsten.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet JK-Flipflop aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet T-Flipflop aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.
Die Setup-Zeit tsu ist das Fenster, in dem D vor der Flanke stabil sein muss.
- Genannte aktive Flanke; tsu und th einhalten.
Die Hold-Zeit th ist das Fenster nach der Flanke, in dem D stabil bleiben muss.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet n-Bit-Register aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet Binärzähler aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet Modulo-n-Zähler aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet Moore-Automat aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet Mealy-Automat aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet Maximale Taktfrequenz aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.
Berechnet Metastabilität aus dem Schaltungsmodell und den genannten Bedingungen.
- Genannte aktive Flanke; tsu und th einhalten.