Section 16
Logique séquentielle
Calcule Bascule SR à partir du modèle de circuit et des conditions indiquées.
- Latch SR sensible au niveau de Enable, pas à un front ; S=R=1 est interdit.
Calcule Bascule D transparente à partir du modèle de circuit et des conditions indiquées.
- Latch D transparent tant que Enable est actif (niveau) ; pas d’échantillonnage sur front.
La bascule D échantillonne D sur le front d'horloge et retient Q.
- Front actif indiqué ; respecter tsu et th.
Calcule Bascule JK à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.
Calcule Bascule T à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.
Le temps de setup tsu est la fenêtre où D doit être stable avant le front.
- Front actif indiqué ; respecter tsu et th.
Le hold th est la fenêtre après le front pendant laquelle D reste stable.
- Front actif indiqué ; respecter tsu et th.
Calcule Registre de n bits à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.
Calcule Compteur binaire à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.
Calcule Compteur modulo n à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.
Calcule Machine de Moore à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.
Calcule Machine de Mealy à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.
Calcule Fréquence synchrone maximale à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.
Calcule Métastabilité à partir du modèle de circuit et des conditions indiquées.
- Front actif indiqué ; respecter tsu et th.